Модули A – B 1336 – PB – SP2B 

Датчик видеоизображений MB86S02 собирает информацию о видеоизображении под управлением FPGA, и после получения команды сбора на ПК MB86S02 начинает сбор видеосигналов FPGA как основной блок управления системой, который отвечает не только за сбор видеоизображений, но и за предварительную обработку информации о видеоизображении и взаимодействие данных между модулями системы.  В соответствии с характеристиками большого объема данных видеоизображения, для обеспечения требований системы в реальном времени, система использует большую емкость внедискового SDRAMR для кэширования собранной информации о видеоизображении, контроллер SDRAM реализован FPGA, информация о видеоизображении после кэширования SDRAM сначала фильтруется FPGA, чтобы устранить шумовые помехи в информации изображения, система использует среднюю фильтрацию для обработки собранной видеоинформации,  После фильтрации данные поступают в DSP через внутреннюю FIFO FPGA для следующего сжатия.  После того, как DSP заряжается,